Thiết kế bộ điều biến vi tích phân bậc 3, tỷ số tín hiệu trên nhiễu đạt 110 dB và tỷ lệ quá lấy mẫu 512 cho chip ADC 24-bit ở công nghệ CMOS 130 nm
Từ khóa:
ADC 24-bit, điều biến vi tích phân, điều biến vi tích phân bậc 3, tỷ số quá lấy mẫu ADC 24-bit, tỷ số tín hiệu trên nhiễu của ADC 24-bit.Tóm tắt
Bài báo này trình bày một thiết kế bộ điều biến vi tích phân bậc 3 (3rd order delta-sigma modulator) có tỷ số tín hiệu trên nhiễu (Signal to noise ratio - SNR) đạt 110 dB, tỷ lệ quá lấy mẫu (Oversampling rate - OSR) 512 và số bit hiệu dụng (Effective number of bits - ENOB) lớn hơn 18 bit với tần số tín hiệu ngõ vào 8 KHz. Bộ điều biến vi tích phân là thành phần quan trọng được sử dụng trong thiết kế chip chuyển đổi tín hiệu tương tự sang tín hiệu số (Analog to digital converter - ADC) có độ phân giải 24 bit. Thiết kế này đã được tích hợp thành công vào chip ADC 24-bit trên nền công nghệ 130 nm với công suất tiêu thụ gần 4 mW và nguồn cấp 3,3 V.
Chỉ số phân loại
1.2
Tải xuống
Đã xuất bản
Ngày nhận bài: 10/07/2015; ngày chuyển phản biện: 24/07/2015; ngày nhận phản biện: 28/08/2015; ngày chấp nhận đăng: 31/08/2015
